verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套

问题描述:

verilog中if else中能套if else吗,有啥错误啊,为什么?case中能套if else吗 case中能套case吗
1个回答 分类:综合 2014-10-04

问题解答:

我来补答
你说的这几种都是可以互相嵌套的
其中if else之间互相嵌套如果if和else不是一一配对的话需要用begin end来控制配对,如果配对不足则会报错.如果if后面没有else与其配对,则自动寄存
case之间的嵌套是根据endcase来进行判断一个case的结束的
你的程序出错的原因是if else的应该是配对问题,如果if 和else数量不等的话,需要用begin end来控制你的if或者else何时结束
建议:最好不要出现if if这种语句,一是不容易理解,二是容易出错
 
 
展开全文阅读
剩余:2000