加法器是产生数的和的装置.加数和被加数为输入,和数与进位为输出的装置为半加器.若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器.常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用.在电子学中,加法器是一种数位电路,其可进行数字的加法计算.在现代的电脑中,加法器存在于算术逻辑单元（ALU）之中.
超前进位全加器是集成全加器的一种,全加器是常用的算术运算电路,在一位全加器的基础上,可以构成多位全加器.
当两个n位二进制数相加时,进位方式有两种,即逐位进位和超前进位,目前生产的集成四位全加器也具有上述两种进位方式.
每一位相加结果,必须等到低一位的进位产生以后才能建立,这种结构叫做逐位进位全加器(或串行进位全加器).
逐位进位全加器的最大缺点是运算速度慢.为提高运算速度,必须设法减小或消除由于进位信号逐级传递所耗费的时间.为了提高运算速度,制成了超前进位全加器.超前进位全加器各位进位信号的产生均只需要经历一级与非门和一级与或非门的延迟时间,比逐位进位的全加器大大缩短了时间.
