问题描述：
请教VHDL 语言 if lock='1'and lock 'event then regl<=d; if(clk'event and clk='1') then s<='1';
这两句的意思,第一句没有括号有点迷惑了
这两句的意思,第一句没有括号有点迷惑了
问题解答：
我来补答展开全文阅读
问题描述：
问题解答：
我来补答