VHDL语言里的一些概念问题

signal x: std_logic_vector(15 downto 0);

signal y: std_logic_vector(7 downto 0);

请问这里为什么都要用downto?x(0 to 15)有什么不一样的吗?

这里x'left=15, x'high=15.这两种属性有什么区别吗?

x <= (y'range => '1', others => '0');

       这里的y'range等于多少?

       这样的赋值之后,x的值应该是多少?为什么?

       答案说x的值为x"00ff".请问数字前面的x是什么意思?